提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

利用簡易式感測按鍵 模擬防水電容式感測技術

2007 年 06 月 29 日

慎選石英晶體負載電容值 時序晶片確保精確性/可靠度

2015 年 08 月 20 日

廣播擴展功能更強大 藍牙5成信標設計利器

2018 年 12 月 03 日

系統層級架構/中斷延遲產生影響  處理器效能高低不容輕忽

2017 年 10 月 05 日

CATR抓得住毫米波訊號 5G OTA測試/校準真穩當

2019 年 07 月 21 日

車用功率MOSFET遇散熱挑戰 頂部散熱強化熱管理

2023 年 04 月 09 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN