提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

IC設計複雜化加劇先進驗證方式重要性倍增

2005 年 10 月 18 日

整合加速效能運作 DSP/MCU單晶片完美結合

2006 年 03 月 08 日

打造高畫質視訊轉碼靈活建置策略 多核心媒體處理器功不可沒

2010 年 10 月 21 日

自由切換連線/待機狀態 LTE閒置模式力拼省電效益

2012 年 01 月 09 日

閘極驅動器展妙用 GaN FET功率損耗再削減

2018 年 08 月 16 日

ATM影像追蹤可疑人士 ML推理網路實現即時辨識

2021 年 05 月 31 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN